

E/S Y EXCEPCIONES

Resumen - ADE 2025

Algoritmos de manejo de operaciones de entrada/salida de la CPU

→ E/S programada o Polling-driven:

Se revisa constantemente el módulo de E/S, chequeando a ver si hay o no hay órdenes de lectura E/S

Se desperdician muchos ciclos de clock

→ Interrupción:

Se envía una señal de interrupción a la CPU, quebrando la ejecución normal del código del programa.


Se chequea si hay interrupciones luego de cada ciclo de instrucción.

Si la hay el CPU salta al vector de interrupciones

Contiene el código (o la ref.) con los procedimientos necesarios para dar servicio a dicha interrupción. Este código es la Interrupt Service Routine (ISR)

La direc. está establecida en la CPU o la provee el periférico
(Fixed) (vectored)

Procesamiento de la interrupción



Hay interrupciones enmascarables y no-enmascarables


↓
El programador puede hacer que la CPU la ignore

↓
La CPU no puede ignorarla (Traps)

¿Qué pasa cuando muchos periféricos solicitan el servicio de la CPU a la vez?

Arbitraje


→ Árbitro de prioridades: El periférico hace la petición INT REQ a la CPU y esta responde con un INT ACK



1. CPU ejecuta su programa principal
2. P1 solicita servicio seteando *Ireq1*. P2 también solicita servicio mediante *Ireq2*.
3. Como el controlador detecta al menos una *Ireq*, entonces setea *Int*.
4. La CPU para la ejecución del programa y guarda el contexto.
5. La CPU setea *Inta*.
6. El controlador setea *Iack1* para responder a P1.
7. P1 pone la dirección del vector en el bus de datos
8. La CPU salta a la dirección del ISR leída del bus, la ISR se ejecuta y retorna.
9. La CPU resume la ejecución del programa principal

→ Conexión en cadena: la lógica de arbitraje está embebida en cada periférico, que se disponen en forma de cadena.

El de mayor prioridad está conectado a la CPU



Manejando excepciones

Una excepción es levantada en la CPU.
(e.g., undefined opcode, FPU overflow, syscall, ...)

Se guarda el PC de la instrucción que causó la excepción

ELR (Exception Link Register)

Se guarda la indicación del problema

ESR (Exception Syndrome Register)

Se guarda la instrucción que se hubiera ejecutado de no haber ocurrido el evento de excepción

ERR (Exception Return Register)

Instrucciones nuevas para manejar excepciones

ERET : salto incondicional para retornar al flujo del programa original. El PC toma el valor guardado en el ERR

MRS <Rt>, <systemReg>

Copia el contenido de un registro de Sistema a un registro de propósito general. Así, se puede acceder a la información que proporcionan los registros de sistema cuando hay una excepción.

argumento <systemReg> = "S<2+op0>_<op1>_<CRn>_<CRm>_<op2>"

- S2_0_C0_C0_0 → ERR → (CRn = "0000")
- S2_0_C1_C0_0 → ELR → (CRn = "0001")
- S2_0_C2_C0_0 → ESR → (CRn = "0010")
- S2_0_C3_C0_0 → Reservado → (CRn = "0011")

Códigos de error

0001 : Externa IRQ (interrupción E/S)

0010 : Opcode inválido